(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2001 年12 月27 日 (27.12.2001)

PCT

(10) 国際公開番号 WO 01/99193 A1

(51) 国際特許分類7:

H01L 27/04,

G06K 19/077, H01L 25/00

PCT/JP01/05282

(21) 国際出願番号:(22) 国際出願日:

2001年6月20日(20.06.2001)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2000-186409 2000年6月21日(21.06.2000) 1

- (71) 出願人 (米国を除く全ての指定国について): 日立マ クセル株式会社 (HITACHI MAXELL, LTD.) [JP/JP]; 〒567-8567 大阪府茨木市丑寅一丁目1番88号 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 菊地裕二 (KIKUCHI, Yuji) [JP/JP]. 岸本清治 (KISHIMOTO, Seiji) [JP/JP]. 中川和成 (NAKAGAWA, Kazunari) [JP/JP]. 日野吉晴 (HINO, Yoshiharu) [JP/JP]; 〒 300-2436 茨城県筑波郡谷和原村絹の台6丁目20番地の1日立マクセル株式会社知的所有権部内 Ibaraki (JP).


- (74) 代理人: 浅村 皓、外(ASAMURA, Kiyoshi et al.); 〒 100-0004 東京都千代田区大手町2丁目2番1号 新大手町ビル331 Tokyo (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
- (84) 指定国 (広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

- (54) Title: SEMICONDUCTOR CHIP AND SEMICONDUCTOR DEVICE USING THE SEMICONDUCTOR CHIP
- (54) 発明の名称: 半導体チップ及びこれを用いた半導体装置



(57) Abstract: A semiconductor chip of rewiring layer-integral type capable of preventing a maloperation by noise and a deterioration of communication characteristics and a semiconductor device with excellent communication characteristics; the semiconductor chip, wherein a rewiring layer (3) is formed on a circuit formed surface (1a) through an insulating layer (2) so as to form an antenna coil (4) with the rewiring layer (3), the antenna coil (4) is formed around the periphery of an analog circuit (21) formed on the circuit formed surface (1a) by avoiding forming on the analog circuit (21), the analog circuit (21) may be formed by collecting all analog circuits to be formed in the semiconductor chip (1A) therein, may be one of the particularly noise-susceptible analog circuits such as a power circuit, a calculation amplifier, a comparison amplifier, an RF receiving part, an RF transmitting part, an RF synthesizer part, and a voltage build-up circuit and an amplifying circuit forming a part of a memory part, or may be a coil provided in a part of the analog circuit formed in the semiconductor chip (1A).

(57) 要約:

ノイズによる誤作動や通信特性の劣化を生じにくい再配線層一体形の半導体チップを提供すること、通信特性が良好な半導体装置を提供する。絶縁層2を介して回路形成面1a上に再配線層3を形成し、当該再配線層3をもってアンテナコイル4を形成する。アンテナコイル4は、回路形成面1aに形成されたアナログ回路21を避けて、その周辺部分に形成する。アナログ回路21は、半導体チップ1Aに形成されるべき全てのアナログ回路を集約化したものであっても良いし、例えば前記電源回路、演算増幅器、比較増幅器、RF受信部、RF送信部及びRFシンセサイザ部、それにメモリ部の一部を構成する電圧昇圧回路や増幅回路などのようにノイズの影響を特に受けやすいアナログ回路の1つであっても良い。また、半導体チップ1Aに形成されるアナログ回路の一部に備えられたコイルであっても良い。

明 細 書

半導体チップ及びこれを用いた半導体装置

5 技術分野

本発明は、絶縁層を介して回路形成面上に再配線層が一体に形成された半導体 チップと、当該半導体チップを搭載した半導体装置とに係り、特に、前記再配線 層の配列に関する。

背景技術

れている。

- 10 半導体チップが搭載されたカード形、タグ形又はコイン形などの半導体装置は、 豊富な情報量と高いセキュリティ性能を備えていることから、交通、流通及び情報通信等の分野で普及が進んでいる。中でも、近年開発された非接触通信式の半導体装置は、基体に外部端子を設けず、リーダライタからの電力の受給とリーダライタとの間の信号の送受信とを無線によって行うので、接触式の半導体装置のように外部端子の損壊ということが本質的になく、保存等の取り扱いが容易で長期間の使用に耐え、かつ、データの改ざんが行われにくくより一層セキュリティ性能に優れるという特徴を有しており、今後より広範囲な分野への普及が予想さ
- 従来より、この種の非接触式半導体装置に搭載される半導体チップとしては、 20 外部装置からの電源の受給及び外部装置との間の信号の送受信を非接触で行うための非接触通信用のアンテナコイルを有しないものが用いられていたが、近年、 図16及び図17に示すように、絶縁層2を介して回路形成面上に再配線層3が 形成され、当該再配線層3をもってアンテナコイル4が一体に形成されたコイル オンチップタイプの半導体チップ1が提案されている。
- 25 コイルオンチップタイプの半導体チップ1を用いると、アンテナコイルを別途 用意する必要がなく、アンテナコイルと半導体チップとの接続や当該接続部の保 護処理等が不要になるので、非接触式半導体装置の製造を容易化でき、その低コ スト化を図ることができる。

また、近年においては、非接触式又は接触式を問わず、半導体装置に搭載され

る半導体チップとして、図18及び図19に示すように、外周に沿って複数個の入出力端子(パッド)5が形成された半導体チップの回路形成面に絶縁層2を介して再配線層3が形成され、当該再配線層3をもって、一端が前記入出力端子5に接続され、他端にバンプ7が形成され、半導体チップの全面にレイアウトされたがでは、他端にバンプ7が形成されたチップスケールパッケージ(以下、「CSP」と略称する。)タイプの半導体チップ8が提案されている。

当該CSPタイプの半導体チップ8を用いると、バンプ7を半導体チップ8上の全面に自由にレイアウトすることができるので、外周に沿って形成された入出力端子5にバンプ7を形成する場合に比べてバンプ7の配列ピッチ及びバンプサイズを大きくすることができ、入出力端子5の多端子化と半導体チップのフリップチップ実装の容易化等を図ることができる。

ところで、半導体装置に適用される半導体チップの回路形成面には、図16及び図18に示すように、電源回路11と、演算増幅器(オペアンプ)12と、比較増幅器(コンパレータ)13と、RF受信部14と、RF送信部15と、RF シンセサイザ部16と、論理部17と、メモリ部18などがブロック分けして形成されており、より高いセキュリティ性能が要求される場合には、マイクロプロセッサが内蔵される場合もある。前記電源回路11、演算増幅器12、比較増幅器13、RF受信部14、RF送信部15及びRFシンセサイザ部16は、ほとんどがアナログ回路で構成され、メモリ部18もメモリ素子としてEEPROMなどを用いる場合には、一部に電圧昇圧回路や増幅回路等のアナログ回路が存在する。これに対して、論理部17は、ほとんどがデジタル回路で構成される。なお、従来より知られている半導体装置搭載用の半導体チップには、前記アナログ回路の一部にコイル部を備えたものもある。

再配線層3が一体に形成されたコイルオンチップタイプの半導体チップ1及び25 CSPタイプの半導体チップ8においては、比較的高い誘電率を有する絶縁層2を介して半導体チップ1,8の回路形成面と再配線層3とが近接して配置されるので、図20に模式的に示すように、回路形成面に形成された回路と再配線層3との間に寄生容量Cが形成される。

然るに、従来のコイルオンチップタイプの半導体チップ1及びСS Рタイプの

半導体チップ8においては、アナログ回路の形成部に寄生容量Cが生成された場合の悪影響について、何らの考慮もされておらず、図16乃至図19に示すように、アンテナコイル4又はバンプ設定用配線5がアナログ回路の形成部と対向する位置にも形成されている。

5 このため、従来のコイルオンチップタイプの半導体チップ1及びCSPタイプの半導体チップ8は、回路形成面に形成されたアナログ回路と再配線層3との間に寄生容量Cが形成され、再配線層3に発生した起電力(交流)と寄生容量Cとが結合して静電誘導ノイズを生じ、さらには、当該静電誘導ノイズに起因してクロストークノイズ、リンギング(LC共振ずれ)及び電源ノイズ等が発生することから、誤作動や通信特性の劣化を生じやすいという問題がある。

また、従来のコイルオンチップタイプの半導体チップ1及びCSPタイプの半導体チップ8は、回路形成面と再配線層3とが絶縁層2を介して対向に配置されているので、回路形成面に形成された各回路に電磁誘導ノイズも発生しやすく、これに起因する誤作動や通信特性の劣化も生じやすい。

15 前記静電誘導ノイズ又は電磁誘導ノイズに起因するクロストークノイズ、リンギング及び電源ノイズ等のノイズは、前記電源回路11、演算増幅器12、比較増幅器13、RF受信部14、RF送信部15及びRFシンセサイザ部16などのアナログ回路、特に、微小な電圧波形を取り扱う演算増幅器12及び比較増幅器13や、微小な信号を取り扱うメモリ部18に備えられた電圧昇圧回路及び増幅回路、それにコイル等に大きな影響を与える。また、これらのノイズは、取り扱う電圧波形や信号の周波数が高い回路ほど大きな悪影響を及ぼすので、例えば携帯電話等に適用される高周波対応の半導体チップにおいては、特に前記ノイズの発生を抑制する必要がある。

本発明は、かかる課題を解決するためになされたものであって、その課題とす 25 るところは、ノイズによる誤作動や通信特性の劣化を生じにくい再配線層一体形 の半導体チップを提供すること、及び、通信特性が良好な半導体装置を提供する ことにある。

発明の開示

本発明は、前記課題を解決するため、半導体チップに関しては、第1に、絶縁

層を介して回路形成面上に再配線層を一体形成してなる半導体チップにおいて、 前記回路形成面に形成されたアナログ回路の全部又は一部と前記再配線層とを前 記絶縁層を介して重なり合わないように配列するという構成にした。

このように、半導体チップの回路形成面に形成されたアナログ回路と再配線層 とを絶縁層を介して重なり合わないように配列すると、アナログ回路と再配線層 5 との間に寄生容量が形成されないので、アナログ回路に作用する静電容量ノイズ の発生を防止することができる。また、アナログ回路と再配線層とが対向に配置 されないので、アナログ回路に作用する電磁誘導ノイズの発生を防止することが できる。よって、これら静電誘導ノイズ又は電磁誘導ノイズに起因するクロスト ークノイズ、リンギング及び電源ノイズ等の発生が防止され、高周波対応の再配 10 線層一体形半導体チップについても、ノイズに起因する誤作動や通信特性の劣化 を解消することができる。なお、回路形成面に形成された全てのアナログ回路に ついて再配線層を重なり合わないように配列しなくとも、ノイズの影響を特に受 けやすいアナログ回路について再配線層を重なり合わないように配列すれば、実 用上ノイズに起因する誤作動や通信特性の劣化が問題になることはない。また、 15 デジタル回路はアナログ回路に比べてノイズの影響を受けにくいので、回路形成 面に形成されたデジタル回路上に絶縁層を介して再配線層を重なり合わせても、 再配線層一体形の半導体チップに誤作動を生じたり通信特性の劣化を生じること はない。

- 20 本発明は、半導体チップに関して、第2に、絶縁層を介して回路形成面上に再 配線層を一体形成してなる半導体チップにおいて、前記回路形成面に形成された 電源回路、演算増幅器、比較増幅器、RF受信部、RF送信部及びRFシンセサ イザ部のうちの少なくともいずれか1つと前記再配線層とを前記絶縁層を介して 重なり合わないように配列するという構成にした。
- 25 前記したように、回路形成面に形成された電源回路、演算増幅器、比較増幅器、 RF受信部、RF送信部及びRFシンセサイザ部は、ほとんどがノイズの影響を 受けやすいアナログ回路をもって構成される。したがって、これらの各回路ブロ ックと再配線層とを絶縁層を介して重なり合わないように配列すれば、各回路ブ ロックについて、静電誘導ノイズ又は電磁誘導ノイズに起因するクロストークノ

20

イズ、リンギング及び電源ノイズ等の発生を防止することができ、ノイズに起因 する誤作動や通信特性の劣化を解消することができる。

本発明は、半導体チップに関して、第3に、絶縁層を介して回路形成面上に再 配線層を一体形成してなる半導体チップにおいて、前記回路形成面に形成された コイルと前記再配線層とを前記絶縁層を介して重なり合わないように配列すると いう構成にした。

かように、回路形成面にコイルが形成された半導体チップについて、当該コイルと再配線層とを絶縁層を介して重なり合わないように配列すると、コイルに静電誘導ノイズや電磁誘導ノイズが作用しにくく、リンギング等の発生を防止することができるので、ノイズに起因する誤作動や通信特性の劣化を解消することができる。

本発明は、半導体チップに関して、第4に、前記第1乃至第3の課題解決手段 に記載の再配線層をもって、両端が前記回路形成面に形成された入出力端子に接 続された非接触通信用のアンテナコイルを形成するという構成にした。

15 かように、再配線層をもって非接触通信用のアンテナコイルを形成すると、耐 ノイズ性に優れたコイルオンチップを得ることができるので、低コストにして耐 ノイズ性に優れた非接触式半導体装置を製造することができる。

本発明は、半導体チップに関して、第5に、前記第1乃至第3の課題解決手段 に記載の再配線層をもって、一端が前記回路形成面に形成された入出力端子に接 続され、他端にバンプが形成されたバンプ設定用配線を形成するという構成にし た。

かように、再配線層をもってバンプ設定用配線を形成すると、耐ノイズ性に優れたCSPタイプの半導体チップを得ることができるので、多端子にして耐ノイズ性に優れた半導体装置を得ることができる。

25 本発明は、半導体チップに関して、第6に、前記第1乃至第5の課題解決手段 に記載の回路形成面に形成された回路が、CMOS技術により形成された無線通 信回路であるという構成にした。

本願出願人は、実験により、CMOS技術で製造された無線チップは、Siバイポーラ技術で製造されたトランジスタに比べて個々のトランジスタ特性のばら

つきが大きく、浮遊容量などの影響によってダイナミックレンジなどの特性が劣化しやすいことから、アナログ回路上に再配線層が形成された場合の影響が大きいという事実を知得した。シュミレーションによると、アナログ回路上の再配線による無線通信特性への影響は、Siバイポーラ技術を用いた場合と比較して、

5 2~8倍にもなることが確認された。したがって、CMOS技術により回路形成 面に無線通信回路が形成された半導体チップについて、アナログ回路上に再配線 層が形成されないように再配線層を配列することにより、再配線層の影響を特に 受けやすいこの種の半導体チップの通信特性の劣化を防止することができる。

本発明は、半導体チップに関して、第7に、前記第1乃至第6の課題解決手段 に記載の回路形成面に形成された回路が、外部装置との間で800MHz以上の 10 周波数の信号を送信、受信又は送受信する無線通信回路であるという構成にした。 本願出願人は、実験により、アナログ回路上の再配線による無線通信特性への 影響は、無線通信のための周波数に依存し、周波数が800MHz以上になると 急激に通信特性が劣化するという事実を知得した。これは、再配線内を流れる電 流が、数MHz程度の低周波数を送受信する場合には再配線の中心付近を流れる 15 のに対して、800MHz以上の高周波数になると再配線の表層を流れる表皮効 果によるためと考えられる。表皮効果による回路への影響は、ノイズによるエラ ーレートの上昇や通信距離の急激な減少、ひいては通信不能に原因にもなる。し たがって、800MHz以上の周波数の信号を送信、受信又は送受信する無線通 20 信回路が形成された半導体チップについて、アナログ回路上に再配線層が形成さ れないように再配線層を配列することにより、再配線層の影響を特に受けやすい この種の半導体チップの通信特性の劣化を防止することができる。

一方、本発明は、前記の課題を解決するため、半導体装置に関しては、第1に、 所定寸法及び所定形状の基体に半導体チップを搭載してなる半導体装置において、 25 前記半導体チップとして、絶縁層を介して回路形成面上に再配線層が一体形成され、かつ、前記回路形成面に形成されたアナログ回路の全部又は一部と前記再配線層とが前記絶縁層を介して重なり合わないように配列された半導体チップを搭載するという構成にした。

かように、回路形成面に形成されたアナログ回路と再配線層とが絶縁層を介し

15

20

25

て重なり合わないように配列された半導体チップを搭載すると、半導体チップの アナログ回路に静電誘導ノイズや電磁誘導ノイズに起因する誤作動や通信特性の 劣化が生じないので、通信特性が良好な半導体装置を得ることができる。

本発明は、半導体装置に関して、第2に、所定寸法及び所定形状の基体に半導 5 体チップを搭載してなる半導体装置において、前記半導体チップとして、絶縁層 を介して回路形成面上に再配線層が一体形成され、かつ、前記回路形成面に形成 された電源回路、演算増幅器、比較増幅器、RF受信部、RF送信部及びRFシ ンセサイザ部のうちの少なくともいずれか1つと前記再配線層とが前記絶縁層を 介して重なり合わないように配列された半導体チップを搭載するという構成にし た。

かように、回路形成面に形成された電源回路、演算増幅器、比較増幅器、RF 受信部、RF送信部及びRFシンセサイザ部のうちの少なくともいずれか1つと 再配線層とが絶縁層を介して重なり合わないように配列された半導体チップを搭 載すると、ノイズの悪影響を最も強く受けやすいこれらの回路に静電誘導ノイズ や電磁誘導ノイズに起因する誤作動や通信特性の劣化が生じないので、通信特性 が良好な半導体装置を得ることができる。

本発明は、半導体装置に関して、第3に、所定寸法及び所定形状の基体に半導 体チップを搭載してなる半導体装置において、前記半導体チップとして、絶縁層 を介して回路形成面上に再配線層が一体形成され、かつ、前記回路形成面に形成 されたコイルと前記再配線層とが前記絶縁層を介して重なり合わないように配列 された半導体チップを搭載するという構成にした。

かように、回路形成面に形成されたコイルと再配線層とが絶縁層を介して重な り合わないように配列された半導体チップを搭載すると、ノイズの悪影響を強く 受けやすいコイルに静電誘導ノイズや電磁誘導ノイズが作用しないので、通信特 性が良好な半導体装置を得ることができる。

図面の簡単な説明

図1は、第1実施形態例に係る半導体チップ1Aの平面図であり、図2は、図 1のA-A断面図であり、図3は、第2実施形態例に係る半導体チップ1Bの平 面図であり、図4は、第3実施形態例に係る半導体チップ1Cの平面図であり、

図5は、図4のB-B断面図であり、図6は、第4実施形態例に係る半導体チッ プ1Dの平面図であり、図7は、第5実施形態例に係る半導体チップ1Eの平面 図であり、図8は、所定のプロセス処理を経て完成されたいわゆる完成ウエハの 平面図であり、図9A, 9B, 9C, 9D, 9E及び9Fは、再配線層の形成方 法の第1例を示す工程図であり、図10は、再配線層3が形成された完成ウエハ の平面図であり、図11A, 11B, 11C, 11D及び11Eは、再配線層の 形成方法の第2例を示す工程図であり、図12は、第1実施形態例に係る半導体 装置の断面図であり、図13は、第2実施形態例に係る半導体装置の断面図であ り、図14は、第2実施形態例に係る半導体装置に備えられるブースタコイルの 平面図であり、図15は、第3実施形態例に係る半導体装置の要部断面図であり、 10 図16は、従来のコイルオンチップタイプの半導体チップの平面図であり、図1 7は、従来のコイルオンチップタイプの半導体チップの断面図であり、図18は、 従来のCSPタイプの半導体チップの平面図であり、図19は、従来のCSPタ イプの半導体チップの断面図であり、図20は、半導体チップの回路部とアンテ ナコイルとの間に形成される寄生容量の説明図である。 15

発明を実施するための最良の形態

〈半導体チップの第1例〉

25

本発明に係る半導体チップの第1例を、図1及び図2に基づいて説明する。図 1は第1実施形態例に係る半導体チップ1Aの平面図であり、図2は図1のA-20 A断面図である。

本例の半導体チップ1Aは、コイルオンチップタイプの半導体チップであって、図1及び図2に示すように、絶縁層2を介して回路形成面1a上に再配線層3が形成され、当該再配線層3をもってアンテナコイル4が一体に形成されている。そして、本例の半導体チップ1Aにおいては、回路形成面1aの中央部分に形成されたアナログ回路21を避けて、その周辺部分に角形スパイラル状のアンテナコイル4が形成されている。

前記アナログ回路21は、半導体チップ1Aに形成されるべき全てのアナログ 回路を集約化したものであっても良いし、例えば前記電源回路11、演算増幅器 12、比較増幅器13、RF受信部14、RF送信部15及びRFシンセサイザ 部16、それに前記メモリ部18の一部を構成する電圧昇圧回路や増幅回路などのようにノイズの影響を特に受けやすいアナログ回路の1つであっても良い。さらには、半導体チップ1Aに形成されるアナログ回路の一部に備えられたコイルであっても良い。

本例の半導体チップ1 Aは、基になる半導体チップ(より実際的には、個々の半導体チップに切り出される前の完成ウエハ)の回路形成面1 a 上に、絶縁層2を介して再配線層3を形成することによって作製される。本例の半導体チップ1 Aの基になる半導体チップとしては、公知に属する任意の半導体チップを用いることができるが、最終製品である非接触式半導体装置の薄形化を図るため、回路 の非形成面1 b が化学研磨又は機械研磨若しくはこれらの手段の組み合わせによって薄形化されたベアチップを用いることが特に好ましい。その厚さは、300μm以下が好ましく、特に薄形のカードに適用されるものについては、50μm~150μm程度にすることが好ましい。また、CMO S技術により回路形成面に無線通信回路が形成されたものや、外部装置との間で800MHz以上の周波数の信号を送信、受信又は送受信する無線通信回路が回路形成面に形成されたものを用いることもできる。

なお、図1の例では、アンテナコイル4が複数ターン巻回されているが、当該 アンテナコイル4のターン数についてはこれに限定されるものではなく、1ター ン以上の任意のターン数とすることができる。さらに、アンテナコイル4の平面 20 形状に関しても、図1及び図2の例に限定されるものではなく、例えば角部に面 取りを施して、形状効果による通信特性の劣化が少ない形状とすることもできる。 また、絶縁層2と再配線層3とを多段に積層して、アンテナコイル4のターン数 を多くすることもできる。

本例の半導体チップ1Aは、回路形成面1aの中央部分に形成されたアナログ25 回路21を避けてアンテナコイル4を形成し、アナログ回路21とアンテナコイル4とが互いに重なり合わないように配列したので、アナログ回路21とアンテナコイル4との間に寄生容量が形成されず、アナログ回路21に作用する静電容量ノイズの発生を防止することができる。また、アナログ回路21とアンテナコイル4とが対向に配置されないので、アナログ回路21に作用する電磁誘導ノイ

ズの発生を防止することができる。よって、これら静電誘導ノイズ又は電磁誘導ノイズに起因するクロストークノイズ、リンギング及び電源ノイズ等の発生が防止され、高周波対応のコイルオンチップについても、ノイズに起因する誤作動や通信特性の劣化を解消することができる。

5 特に、半導体チップ1Aの基になる半導体チップとして、CMOS技術により 回路形成面に無線通信回路が形成されたものを用いた場合には、再配線層3 (アンテナコイル4)の影響を特に受けやすいこの種の半導体チップの通信特性の劣化を防止することができる。また、半導体チップ1Aの基になる半導体チップとして、外部装置との間で800MHz以上の周波数の信号を送信、受信又は送受10 信する無線通信回路が回路形成面に形成されたものを用いた場合には、再配線層3 (アンテナコイル4)の影響を特に受けやすいこの種の半導体チップの通信特性の劣化を防止することができる。

〈半導体チップの第2例〉

本発明に係る半導体チップの第2例を、図3に基づいて説明する。図3は第2 15 実施形態例に係る半導体チップ1Bの平面図である。

本例の半導体チップ1Bも、コイルオンチップタイプの半導体チップであって、図3に示すように、絶縁層2を介して回路形成面1a上に再配線層3が形成され、当該再配線層3をもってアンテナコイル4が一体に形成されている。そして、本例の半導体チップ1Bにおいては、回路形成面1aの一隅部に形成されたアナログ回路21を避けて、その周辺部分に異形スパイラル状のアンテナコイル4が形成されている。その他については、前記第1実施形態例に係る半導体チップ1Aと同じであるので、説明を省略する。

本例の半導体チップ1Bも、回路形成面1aの一隅部に形成されたアナログ回路21を避けてアンテナコイル4を形成し、アナログ回路21とアンテナコイル25 4とが互いに重なり合わないように配列したので、アナログ回路21に作用するノイズの影響を解消することができ、前記第1実施形態例に係る半導体チップ1Aと同様の効果を得ることができる。

〈半導体チップの第3例〉

20

本発明に係る半導体チップの第3例を、図4及び図5に基づいて説明する。図

〈半導体チップの第4例〉

4は第3実施形態例に係る半導体チップ1Cの平面図であり、図5は図4のB-B断面図である。

本例の半導体チップ1 Cは、CSPタイプの半導体チップであって、図4及び図5に示すように、絶縁層2を介して回路形成面1 a 上に再配線層3が形成され、当該再配線層3をもって、一端が入出力端子5に接続されかつ他端が半導体チップ1 Cの全面にレイアウトされたバンプ設定用配線6が形成され、当該バンプ設定用配線6の他端にバンプ7が形成されている。そして、本例の半導体チップ1 Cにおいては、回路形成面1 a の一部に形成されたアナログ回路21を避けてその周辺部分にバンプ設定用配線6が引き回され、アナログ回路21の形成部分を 境として、その側方にのみバンプ7が配列されている。その他については、前記第1実施形態例に係る半導体チップ1Aと同じであるので、説明を省略する。

本例の半導体チップ1 Cも、回路形成面1 a の一部に形成されたアナログ回路 2 1を避けてバンプ設定用配線6及びバンプ7を形成し、アナログ回路2 1 とこれらバンプ設定用配線6及びバンプ7とが互いに重なり合わないように配列したので、アナログ回路2 1 に作用するノイズの影響を解消することができ、前記第1実施形態例に係る半導体チップ1 A と同様の効果を得ることができる。

本発明に係る半導体チップの第4例を、図6に基づいて説明する。図6は第4 実施形態例に係る半導体チップ1Dの平面図である。

20 本例の半導体チップ1Dも、CSPタイプの半導体チップであって、図6に示すように、絶縁層2を介して回路形成面1a上に再配線層3が形成され、当該再配線層3をもって、一端が入出力端子5に接続されかつ他端が半導体チップ1Dの全面にレイアウトされたバンプ設定用配線6が形成され、当該バンプ設定用配線6の他端にバンプ7が形成されている。そして、本例の半導体チップ1Dにおいては、回路形成面1aの一部に形成されたアナログ回路21を避けてその周辺部分にバンプ設定用配線6が引き回され、アナログ回路21の形成部分を境として、その上方及び側方にバンプ7が配列されている。その他については、前記第3実施形態例に係る半導体チップ1Cと同じであるので、説明を省略する。

本例の半導体チップ1Cも、回路形成面1aの一部に形成されたアナログ回路

21を避けてバンプ設定用配線6及びバンプ7を形成し、アナログ回路21とこれらバンプ設定用配線6及びバンプ7とが互いに重なり合わないように配列したので、前記第3実施形態例に係る半導体チップ1Cと同様の効果を得ることができる。

5 〈半導体チップの第5例〉

本発明に係る半導体チップの第5例を、図7に基づいて説明する。図7は第5 実施形態例に係る半導体チップ1Eの平面図である。

本例の半導体チップ1Eも、CSPタイプの半導体チップであって、図7に示すように、絶縁層2を介して回路形成面1a上に再配線層3が形成され、当該再10 配線層3をもって、一端が入出力端子5に接続されかつ他端が半導体チップ1Eの全面にレイアウトされたバンプ設定用配線6が形成され、当該バンプ設定用配線6の他端にバンプ7が形成されている。そして、本例の半導体チップ1Eにおいては、回路形成面1aの2箇所に形成されたアナログ回路21を避けてその周辺部分にバンプ設定用配線6が引き回され、アナログ回路21の形成部分の前後15 左右にバンプ7が配列されている。その他については、前記第3実施形態例に係る半導体チップ1Cと同じであるので、説明を省略する。

本例の半導体チップ1Eも、回路形成面1aの一部に形成されたアナログ回路21を避けてバンプ設定用配線6及びバンプ7を形成し、アナログ回路21とこれらバンプ設定用配線6及びバンプ7とが互いに重なり合わないように配列したので、前記第3実施形態例に係る半導体チップ1Cと同様の効果を得ることができる。

〈再配線層の形成方法の第1例〉

20

25

以下、前記アンテナコイル4又はバンプ設定用配線6を構成する再配線層3の 形成方法の第1例を、図8乃至図10に基づいて説明する。図8は所定のプロセ ス処理を経て完成されたいわゆる完成ウエハの平面図、図9は再配線層3の形成 方法の第1例を示す工程図、図10は再配線層3が形成された完成ウエハの平面 図である。

図8に示すように、完成ウエハ31には、最外周部を除く内周部分に多数個の半導体チップ用の回路32が等間隔に形成されており、その回路形成面側には、

素子1A~1Eを得る。

所要の表面保護膜33 (図9参照)が形成されている。

図9A, 9B, 9C, 9D, 9E, 9Fに示す再配線層の形成方法の第1例で は、まず図9 (A) に示すように、完成ウエハ31の回路形成面に形成された表 面保護層33上に、アルミニウム又はアルミニウム合金若しくは銅又は銅合金を 5 用いて、金属スパッタ層又は金属蒸着層34を均一に形成する。次いで、図9 (B) に示すように、当該金属スパッタ層又は金属蒸着層 3 4 上にフォトレジス ト層35を均一に形成し、形成されたフォトレジスト層35にアンテナコイル4 又はバンプ設定用配線6を含む所要のパターンが形成されたマスク36を被せ、 マスク36の外側から所定波長の光300を照射してフォトレジスト層35を露 光する。しかる後に露光されたフォトレジスト層35の現像処理を行い、図9 10 (C) に示すように、フォトレジスト層35の露光部分を除去して、前記金属ス パッタ層又は金属蒸着層34の前記露光パターンと対応する部分を露出させる。 金属スパッタ層又は金属蒸着層34の露出パターンには、図10に示すように、 リング状の電極部37と、前記アナログ回路21を除く部分に形成されたアンテ ナコイル4又はバンプ設定用配線6と、これら電極部37と各アンテナコイル4 又は各バンプ設定用配線6とを連結するリード部38とが含まれる。次いで、前 記電極部37を一方の電極として、金属スパッタ層又は金属蒸着層34の露出部 分に電気めっき又は精密電鋳を施し、図9(D)に示すように、金属スパッタ層 又は金属蒸着層34の露出部分に金属めっき層39を積層する。次いで、完成ウ 20 エハ31の表面に付着したフォトレジスト層35をアッシング処理等によって除 去し、図9 (E) に示すように、均一な金属スパッタ層又は金属蒸着層34上に 電極部37とアンテナコイル4又はバンプ設定用配線6とリード部38とを有す る金属めっき層39が形成された完成ウエハ31を得る。次いで、金属めっき層 39より露出した金属スパッタ層又は金属蒸着層34を選択的にエッチングし、 図9 (F) に示すように、金属めっき層39より露出した金属スパッタ層又は金 25 属蒸着層34を除去する。これによって、金属スパッタ層又は金属蒸着層34と 金属めっき層39とが形成された完成ウエハ31が得られる。最後に、前記完成 ウエハ31をスクライビングして、図1乃至図7に示す所要の半導体チップIC

20

なお、本例においては、金属めっき層39の形成手段として電気めっき法又は 精密電鋳法を用いたが、かかる構成に代えて、無電解めっき法を用いて前記金属 めっき層39を形成することもできる。この場合には、金属めっき層39の形成 に電極を必要としないので、フォトレジスト層35の露光に際して、電極部37 の形成とリード部38の形成が不要になる。

無電解めっきは、化学めっきとも呼ばれ、素地金属をめっき金属の金属塩溶液中に浸して金属イオンを素地表面に析出させるもので、比較的簡単な設備で密着力が強く均一で十分な厚みを有するめっき層が得られるという特徴がある。前記金属塩は、めっきする金属イオンの供給源となるものであり、銅をめっきする場合には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。銅などの金属イオンは、素地となる金属スパッタ層又は金属蒸着層34上にのみに析出し、絶縁性の表面保護層33上には析出しない。素地材は、めっき金属イオンに対してイオン化傾向が小さく、かつ、めっき金属イオンの析出に対する触媒作用をもつ必要がある。このため、アルミニウムからなる金属スパッタ層又は金属蒸着層6上に銅をめっきする場合には、アルミニウム層の表面にニッケルを数μm以下の厚さに形成し、硝酸亜鉛液に数秒間浸して亜鉛に置換する前処理を施すことが好ましい。

一方、電気めっき法及び精密電鋳法は、めっき金属のイオンを含むめっき浴中に金属スパッタ層又は金属蒸着層34が形成された完成ウエハ31とめっき金属からなる電極とを浸漬し、完成ウエハ31に形成された金属スパッタ層又は金属蒸着層34を陰極、めっき浴中に浸漬された電極を陽極として電圧を印加し、めっき浴中の金属イオンを金属スパッタ層又は金属蒸着層34の表面に析出させる方法である。電気めっき法及び精密電鋳法も、銅をめっきする場合には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。

25 本例の再配線層3の形成方法は、完成ウエハ31に所要のアンテナコイル4又はバンプ設定用配線6を含む所要の導電パターンを形成し、しかる後に完成ウエハ31をスクライビングして所要の半導体チップ1A~1Eを得るという構成にしたので、個々の半導体チップにアンテナコイル4又はバンプ設定用配線6を形成する場合に比べてコイルオンチップ又はCSPタイプの半導体チップを高能率

に製造でき、その製造コストを低減することができる。また、ウエハ31に形成 された全ての半導体チップに対して均一な厚みのアンテナコイル4又はバンプ設 定用配線6を高精度に形成することができるので、通信特性のばらつきを小さく することができる。さらに、個々の半導体チップ1A~1Eについてスパッタ法 又は真空蒸着法及びメッキ法を用いてアンテナコイル4又はバンプ設定用配線6 を形成すると、半導体チップ1A~1Eの外周部に不要の導体が付着して半導体 チップの絶縁性が問題になるが、完成ウエハ31にアンテナコイル4又はバンプ 設定用配線6を含む所要の導電パターンを形成した場合には、スパッタ時等にお いて完成ウエハ31の外周部に不要の導体が付着しても、該部は不要部分として もともと処分されるべき部分であるので、個々の半導体チップ1A~1Eの絶縁 10 性に悪影響を与えることもない。加えて、本例の再配線層3の形成方法は、フォ トレジスト層35がある状態で金属めっき層39の形成を行い、しかる後に金属 スパッタ層又は金属蒸着層34の金属めっき層39が積層されていない部分をエ ッチングによって除去するようにしたので、図9Eに示すように、金属めっき層 39が金属スパッタ層又は金属蒸着層34の上面にのみ積層され、幅方向に広が 15 らないので、精密なアンテナコイル4又はバンプ設定用配線6を形成することが でき、狭い面積内に巻数の多いアンテナコイル4又は多数のバンプ設定用配線6 を形成することができる。

〈再配線層の形成方法の第2例〉

20 次いで、再配線層3の形成方法の第2例を、図11A, 11B, 11C, 11 D, 11Eに基づいて説明する。図11A, 11B, 11C, 11D, 11Eは 再配線層3の形成方法の第2例を示す工程図である。

本例の再配線層3の形成方法では、図11(A)に示すように、完成ウエハ3 1に形成された表面保護膜33上にフォトレジスト層35を均一に形成し、形成 25 されたフォトレジスト層35にアンテナコイル4又はバンプ設定用配線6を含む 所要のパターンが形成されたマスク36を被せ、マスク36の外側から所定波長 の光300を照射してフォトレジスト層35を露光する。しかる後に、露光され たフォトレジスト層35の現像処理を行い、図11(B)に示すように、フォト レジスト層35の露光部分を除去して、表面保護膜33の前記露光パターンと対 応する部分を露出させる。フォトレジスト層35の露光パターンは、図10に示すように、電極部37と前記アナログ回路21を除く部分に形成されたアンテナコイル4又はバンプ設定用配線6とリード部38とを含む形状にすることができる。次いで、現像処理後の完成ウエハ31をスパッタ装置又は真空蒸着装置に装5 着し、図11(C)に示すように、前記表面保護膜33の露出部分に金属スパッタ層又は金属蒸着層34を形成する。次いで、図11(D)に示すように、完成ウエハ31に付着したフォトレジスト層35をアッシング処理等によって除去した後、電極部37を一方の電極として、金属スパッタ層又は金属蒸着層34に電気めっきを施し、図11(E)に示すように、金属スパッタ層又は金属蒸着層34の露出部分に金属めっき層39を積層する。最後に、前記完成ウエハ31をスクライビングして、図1乃至図7に示す所要の半導体チップIC素子1A~1Eを得る。

なお、本例の再配線層3の形成方法においても、金属めっき層39の形成手段として電気めっき法を用いたが、かかる構成に代えて、無電解めっき法を用いて 15 前記金属めっき層39を形成することもできる。この場合には、金属めっき層3 9の形成に電極を必要としないので、フォトレジスト層35の露光に際して、電極部37の形成とリード部38の形成が不要になる。

本例の再配線層3の形成方法は、前記第1例に係る再配線層3の形成方法と同様の効果を有するほか、完成ウエハ31に導電パターンを形成するための工程数を少なくできるので、コイルオンチップ又はCSPタイプの半導体チップをより高能率に製造することができる。

〈半導体装置の第1例〉

20

次に、本発明に係る半導体装置の第1例を、図12に基づいて説明する。図1 2は第1実施形態例に係る半導体装置40の断面図である。

25 第1実施形態例に係る半導体装置40は、図12に示すように、前記コイルオンチップタイプの半導体チップ1A又は1Bを、接着剤層41と2枚のカバーシート42とからなる基体内にケーシングしたことを特徴とする。接着剤層41を構成する接着剤としては、所要の接着強度を有するものであれば公知に属する任意の接着剤を用いることができるが、量産性に優れることから、ホットメルト接

着剤を用いることが特に好ましい。また、カバーシート42としては、所要の強度と印刷性を有するものであれば公知に属する任意のシート材料を用いることができるが、例えばポリエチレンテレフタレートのように焼却しても有害物質の発生が少ない高分子シートや紙を用いることが特に好ましい。本例の半導体装置40は、片面に接着剤層41が形成された第1のカバーシート42の接着剤層41とと半導体チップ1A又は1Bを固定し、次いで、前記第1のカバーシート42の半導体チップ接着面に、片面に接着剤層41が形成された第2のカバーシート42の接着剤層41を接着することによって形成できる。

本例の半導体装置40は、アナログ回路21とアンテナコイル4とが絶縁層2 を介して重なり合わないように配列された半導体チップ1A又は1Bを搭載したので、アナログ回路21とアンテナコイル4との間に寄生容量が形成されず、アナログ回路21に作用する静電容量ノイズの発生を防止することができる。また、アナログ回路21とアンテナコイル4とが対向に配置されないので、アナログ回路21に作用する電磁誘導ノイズの発生を防止することができる。よって、これら静電誘導ノイズ又は電磁誘導ノイズに起因するクロストークノイズ、リンギング及び電源ノイズ等の発生が防止され、コイルオンチップタイプの半導体チップ1A又は1Bを搭載した非接触半導体装置の通信特性を改善できる。また、所要の半導体チップ1A又は1Bを2枚のカバーシート42にてケーシングするだけで製造できるので、安価かつ超小型に製造できる。

20 〈半導体装置の第2例〉

次に、本発明に係る半導体装置の第2例を、図13及び図14に基づいて説明する。図13は第2実施形態例に係る半導体装置の断面図、図14は第2実施形態例に係る半導体装置に備えられるブースタコイルの平面図である。

第2実施形態例に係る半導体装置50は、図13に示すように、前記コイルオ 25 ンチップタイプの半導体チップ1A又は1Bと、これらの半導体チップ1A又は 1Bに一体形成されたアンテナコイル4と図示しないリーダライタに備えられた アンテナコイルとの電磁結合を強化するためのブースタコイル51が形成された 絶縁基板52とを、接着剤層41とカバーシート42とからなる基体内にケーシ ングしたことを特徴とする。

ブースタコイル51は、図14に示すように、巻径が小さな第1コイル51a と巻径が大きな第2コイル51bとからなり、互いに電気的に接続されている。 第1コイル51aは、半導体チップ1A又は1Bに一体形成されたアンテナコイ ル4と主に電磁結合されるコイルであり、その平面形状及び寸法が、半導体チッ 5 プ1A又は1Bに一体形成されたアンテナコイル4と同一又は相似形に形成され る。一方、第2コイル51bは、リーダライタに備えられたアンテナコイルと主 に電磁結合するコイルであり、その平面形状及び寸法は、接着剤層41とカバー シート42とによって構成される基体内に収まる範囲でなるべく大きく形成され る。なお、図14の例では、第1コイル51a及び第2コイル51bが共に複数 のターン数を有する矩形スパイラル状に形成されているが、各コイル51a,5 10 1 b のターン数や平面形状はこれに限定されるものではなく、任意に形成するこ とができる。このブースタコイル51は、絶縁基板52の片面に形成された均一 厚さの導電性金属層にエッチングを施して所要のコイルパターンを形成するエッ チング法や、絶縁基板52の片面に導電性インクを用いて所要のコイルパターン 15 を印刷形成する印刷法をもって形成することができる。

なお、接着剤層 4 1 を構成する接着剤の種類やカバーシート 4 2 を構成するシート材料の種類については、第 1 実施形態例に係る半導体装置 4 0 と同じであるので、重複を避けるために説明を省略する。

本例の半導体装置50は、第1実施形態例に係る半導体装置40と同様の効果20 を有するほか、ブースタコイルを備えたので、半導体チップ1A又は1Bに一体形成されたアンテナコイル4と図示しないリーダライタに備えられたアンテナコイルとの電磁結合を強化できるという効果がある。

〈半導体装置の第3例〉

次に、本発明に係る半導体装置の第2例を、図15に基づいて説明する。図1 25 5は第3実施形態例に係る半導体装置の要部断面図である。

第3実施形態例に係る半導体装置60は、図15に示すように、第1配線層6 1、第1絶縁層62、第2配線層63、第1配線層61と第2配線層63とを接続する接続部63a、第2絶縁層64、半導体チップ1C、他の搭載部品66、 第2配線層63と半導体チップ1Cとを接続する導体67、第2配線層63と他

の搭載部品66とを接続する導体68、半導体チップ1Cと他の搭載部品66と 導体67,68を一体に封止するモールド樹脂69、第1配線層61の外面に局 部的に形成されたニッケル層(金属膜)70、第1配線層61の外面を覆う保護 樹脂層71、ニッケル層70に形成された外部端子72から構成されている。

- 5 第1配線層61、第2配線層63及び接続部63aは、銅又は銅合金を電気めっき(電鋳)することによって形成される。銅合金としては、耐腐食性や密着性に優れることなどから、銅ーニッケル合金又は銅ーニッケルー銀合金が特に適する。接続部63aは、第1絶縁層62に開設された第1開口部62a内に形成され、第1配線層61と第2配線層63とを電気的に接続する。
- 10 第1 絶縁層 6 2、第2 絶縁層 6 4 及び保護樹脂層 7 1 は、絶縁性樹脂によって 形成される。なお、絶縁性樹脂としては、これら第1 絶縁層 6 2、第2 絶縁層 6 4 及び保護樹脂層 7 1 の形成を容易にするため、感光性樹脂を用いることもでき る。第1 絶縁層 6 2 には、接続部 6 3 a を形成するための第1 開口部 6 2 a が所 要の配列で形成され、第2 絶縁層 6 4 には、導体 6 7, 6 8 を貫通するための第 15 2 開口部 6 4 a が所要の配列で形成される。

他の搭載部品66としては、トランジスタ、ダイオード、抵抗、インダクタ、コンデンサ、水晶発振子、フィルタ、バラン、アンテナ、機能モジュールなどのチップ部品や外部接続コネクタなどを搭載することができる。なお、前記機能モジュールには、VCO、PLL又は電源レギュレータなどが含まれる。

20 他の搭載部品66と第2配線層63とを接続する導体68としては、導電ペーストや異方性導電接着剤などを用いることもできるが、安価にして信頼性の高い接続が可能であることから、はんだが特に適する。

モールド樹脂69は、前記半導体チップ1Cと、他の搭載部品66と、これら 各搭載部品1C,66と第2配線層63との接続部とを一体に樹脂封止するもの であって、従来より半導体チップの樹脂封止に適用されている各種の樹脂材料を 用いて形成することができる。

ニッケル層70は、外部端子72の形成を容易にするものであって、外部端子72を形成しようとする第1配線層61の端子部に形成される。

外部端子72は、本実施形態例に係る半導体装置60を外部装置、例えばプリ

ント配線基板に接続するために使用されるものであって、安価にして信頼性の高 い接続が容易に行えることから、はんだで形成することが特に好ましい。

本例の半導体装置60は、第1実施例に係る半導体装置40と同様の効果を有するほか、搭載部品1C,66の配線手段を配線層61,63と保護樹脂層62,64とから構成したので、従来の多層基板のコア材に相当する部分を省略することができ、薄形にして安価な半導体装置を得ることができる。また、配線層61,63を用いたので、リードフレームや金属箔エッチング又は導電ペースト印刷により形成された配線層を備えた基板を用いる場合に比べて配線パターンの高密度化、高精度化、微小化及び均質化を図ることができ、小型にして高周波対応性の高い半導体モジュールを得ることができる。さらに、第1配線層61及びこれと電気的に接続された第2配線層63とを2層に形成したので、配線層61,63の形成面積を減少することができ、半導体装置の小型化を図ることができる。

なお、前記実施形態例では、配線層を2層に形成したが3層以上に形成することももちろん可能である。また、前記実施形態例では、半導体チップとしてCS Pタイプの半導体チップ1Cを用いたが、他のCSPタイプの半導体チップ1D, 1Eを用いることもできる。

産業上の利用可能性

20

25

請求項1に記載の発明は、半導体チップの回路形成面に形成されたアナログ回路と再配線層とを絶縁層を介して重なり合わないように配列するので、アナログ回路と再配線層との間に寄生容量が形成されず、アナログ回路に作用する静電容量ノイズの発生を防止することができる。また、アナログ回路と再配線層とが対向に配置されないので、アナログ回路に作用する電磁誘導ノイズの発生を防止することができる。よって、これら静電誘導ノイズ又は電磁誘導ノイズに起因するクロストークノイズ、リンギング及び電源ノイズ等の発生が防止され、高周波対応の再配線層一体形半導体チップについても、ノイズに起因する誤作動や通信特性の劣化を解消することができる。

請求項2に記載の発明は、回路形成面に形成されたアナログ回路のうち、特に ノイズの影響を受けやすい電源回路、演算増幅器、比較増幅器、RF受信部、R F送信部及びRFシンセサイザ部のうちの少なくともいずれか1つと再配線層と

を絶縁層を介して重なり合わないように配列するので、各回路ブロックについて、 静電誘導ノイズ又は電磁誘導ノイズに起因するクロストークノイズ、リンギング 及び電源ノイズ等の発生を防止することができ、ノイズに起因する誤作動や通信 特性の劣化を解消することができる。

5 請求項3に記載の発明は、回路形成面に形成されたアナログ回路のうち、特に ノイズの影響を受けやすいコイルと再配線層とを絶縁層を介して重なり合わない ように配列するので、当該コイルに静電誘導ノイズや電磁誘導ノイズが作用しに くく、ノイズに起因する誤作動や通信特性の劣化を解消することができる。

請求項4に記載の発明は、再配線層をもって非接触通信用のアンテナコイルを 10 形成するので、耐ノイズ性に優れたコイルオンチップタイプの半導体チップを得 ることができ、低コストにして耐ノイズ性に優れた非接触式半導体装置を製造す ることができる。

請求項5に記載の発明は、再配線層をもってバンプ設定用配線を形成するので、耐ノイズ性に優れたCSPタイプの半導体チップを得ることができ、多端子にして耐ノイズ性に優れた半導体装置を得ることができる。

請求項6に記載の発明は、CMOS技術により回路形成面に無線通信回路が形成された半導体チップについて、アナログ回路上に再配線層が形成されないように再配線層を配列するので、再配線層の影響を特に受けやすいこの種の半導体チップの通信特性の劣化を防止することができる。

20 請求項7に記載の発明は、800MHz以上の周波数の信号を送信、受信又は 送受信する無線通信回路が形成された半導体チップについて、アナログ回路上に 再配線層が形成されないように再配線層を配列するので、再配線層の影響を特に 受けやすいこの種の半導体チップの通信特性の劣化を防止することができる。

請求項8に記載の発明は、回路形成面に形成されたアナログ回路と再配線層と 25 が絶縁層を介して重なり合わないように配列された半導体チップを半導体装置に 搭載するので、半導体チップのアナログ回路に静電誘導ノイズや電磁誘導ノイズ に起因する誤作動や通信特性の劣化が生じにくく、通信特性が良好な半導体装置 を得ることができる。

請求項9に記載の発明は、回路形成面に形成されたアナログ回路のうち、特に

ノイズの影響を受けやすい電源回路、演算増幅器、比較増幅器、RF受信部、RF送信部及びRFシンセサイザ部のうちの少なくともいずれか1つと再配線層とが絶縁層を介して重なり合わないように配列された半導体チップを半導体装置に搭載するので、ノイズの悪影響を最も強く受けやすいこれらの回路に静電誘導ノイズや電磁誘導ノイズに起因する誤作動や通信特性の劣化が生じにくく、通信特性が良好な半導体装置を得ることができる。

請求項10に記載の発明は、回路形成面に形成されたアナログ回路のうち、特にノイズの影響を受けやすいコイルと再配線層とが絶縁層を介して重なり合わないように配列された半導体チップを搭載するので、ノイズの悪影響を強く受けや すいコイルに静電誘導ノイズや電磁誘導ノイズが作用せず、通信特性が良好な半 導体装置を得ることができる。

20

請求の範囲

- 1. 絶縁層を介して回路形成面上に再配線層を一体形成してなる半導体チップにおいて、前記回路形成面に形成されたアナログ回路の全部又は一部と前記再配線層とを前記絶縁層を介して重なり合わないように配列したことを特徴とする半導体チップ。
 - 2. 絶縁層を介して回路形成面上に再配線層を一体形成してなる半導体チップにおいて、前記回路形成面に形成された電源回路、演算増幅器、比較増幅器、RF受信部、RF送信部及びRFシンセサイザ部のうちの少なくともいずれか1つと前記再配線層とを前記絶縁層を介して重なり合わないように配列したことを特徴とする半導体チップ。
 - 3. 絶縁層を介して回路形成面上に再配線層を一体形成してなる半導体チップにおいて、前記回路形成面に形成されたコイルと前記再配線層とを前記絶縁層を介して重なり合わないように配列したことを特徴とする半導体チップ。
- 15 4. 請求項1乃至請求項3のいずれかに記載の半導体チップにおいて、前記再 配線層をもって、両端が前記回路形成面に形成された入出力端子に接続された非 接触通信用のアンテナコイルを形成したことを特徴とする半導体チップ。
 - 5. 請求項1乃至請求項3のいずれかに記載の半導体チップにおいて、前記再配線層をもって、一端が前記回路形成面に形成された入出力端子に接続され、他端にバンプが形成されたバンプ設定用配線を形成したことを特徴とする半導体チップ。
 - 6. 請求項1乃至請求項5のいずれかに記載の半導体チップにおいて、前記回路形成面に形成された回路が、CMOS技術により形成された無線通信回路であることを特徴とする半導体チップ。
- 25 7. 請求項1乃至請求項6のいずれかに記載の半導体チップにおいて、前記回路形成面に形成された回路が、外部装置との間で800MHz以上の周波数の信号を送信、受信又は送受信する無線通信回路であることを特徴とする半導体チップ。
 - 8. 所定寸法及び所定形状の基体に半導体チップを搭載してなる半導体装置に

おいて、前記半導体チップとして、絶縁層を介して回路形成面上に再配線層が一体形成され、かつ、前記回路形成面に形成されたアナログ回路の全部又は一部と前記再配線層とが前記絶縁層を介して重なり合わないように配列された半導体チップを搭載したことを特徴とする半導体装置。

- 5 9. 所定寸法及び所定形状の基体に半導体チップを搭載してなる半導体装置に おいて、前記半導体チップとして、絶縁層を介して回路形成面上に再配線層が一 体形成され、かつ、前記回路形成面に形成された電源回路、演算増幅器、比較増 幅器、RF受信部、RF送信部及びRFシンセサイザ部のうちの少なくともいず れか1つと前記再配線層とが前記絶縁層を介して重なり合わないように配列され た半導体チップを搭載したことを特徴とする半導体装置。
 - 10. 所定寸法及び所定形状の基体に半導体チップを搭載してなる半導体装置において、前記半導体チップとして、絶縁層を介して回路形成面上に再配線層が一体形成され、かつ、前記回路形成面に形成されたコイルと前記再配線層とが前記絶縁層を介して重なり合わないように配列された半導体チップを搭載したことを特徴とする半導体装置。

FIG. 1






FIG. 2



2/12






FIG. 5




FIG: 6




FIG. 7





FIG. 8








FIG. 10










FIG. 13



9/12






FIG. 16





FIG. 17








FIG. 19



WO 01/99193 PCT/JP01/05282

FIG. 20



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/05282

	SIFICATION OF SUBJECT MATTER			
Int.Cl7 H01L27/04, G06K19/077, H01L25/00				
According t	o International Patent Classification (IPC) or to both n	national classification and IPC		
	S SEARCHED			
Minimum d	ocumentation searched (classification system followed	by classification symbols)		
Int.	Cl ⁷ H01L27/04, H01L21/82, G06	K19/077, H01L25/00, H01L	21/60	
Documentat	ion searched other than minimum documentation to the	se extent that such documents are included	in the fields searched	
Jits	uyo Shinan Koho 1922-1996	Toroku Jitsuyo Shinan K	Coho 1994-2001	
Koka	i Jitsuyo Shinan Koho 1971-2001	Jitsuyo Shinan Toroku K	Coho 1996-2001	
Electronic d	ata base consulted during the international search (nar	ne of data base and, where practicable, sea	rch terms used)	
		-	•	
C. DOCU	MENTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where a	ppropriate, of the relevant passages	Relevant to claim No.	
A	JP 2000-137779 A (Hitachi Maxe	-	1-10	
	16 May, 2000 (16.05.00),			
	Full text; Figs. 1 to 25 (Fam	nily: none)		
A	JP 10-162112 A (Mitsui High Te	c Inc.),	1-10	
	19 June, 1998 (19.06.98),			
,	Full text; Fig. 1 (Family: no	one)		
	*			
·				
	•	{		
		į		
i		:		
		1		
		,		
		}		
Further	documents are listed in the continuation of Box C.	See patent family annex.		
	categories of cited documents:	"T" later document published after the inter	national filing date or	
	nt defining the general state of the art which is not ed to be of particular relevance	priority date and not in conflict with the understand the principle or theory under	e application but cited to	
"E" earlier d	ocument but published on or after the international filing	"X" document of particular relevance; the c	laimed invention cannot be	
"L" docume	nt which may throw doubts on priority claim(s) or which is	considered novel or cannot be consider step when the document is taken alone	ed to involve an inventive	
cited to	establish the publication date of another citation or other eason (as specified)	"Y" document of particular relevance; the c considered to involve an inventive step	laimed invention cannot be	
"O" document referring to an oral disclosure, use, exhibition or other		combined with one or more other such	documents, such	
means "P" document published prior to the international filing date but later		combination being obvious to a person document member of the same patent for	skilled in the art	
than the	priority date claimed			
Date of the a	etual completion of the international search eptember, 2001 (07.09.01)	Date of mailing of the international search	ch report	
07 September, 2001 (07.09.01) 18 September, 2001 (18.09.01)				
Nome and mailing address of the ISA/				
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer		
_			0 00	
Facsimile No.		Telephone No.	,	

発明の属する分野の分類(国際特許分類(IPC))

Int. Cl H01L27/04, G06K19/077, H01L25/00

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

H01L27/04, H01L21/82, G06K19/077, H01L25/00, H01L21/60

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2001年

日本国登録実用新案公報

1994-2001年

日本国実用新案登録公報

1996-2001年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
A	JP 2000-137779 A (日立マクセル株式会社) 16.05月.2000 (16.05.00) 全文,第1-25図 (ファミリーなし)	1-10	
A .	JP 10-162112 A (株式会社三井ハイテック) 19.06月.1998 (19.06.98) 全文,第1図 (ファミリーなし)	1-10	
] .			

C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す
 「T」国際出願日又は優先日後に公表された文献であって
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの。
- 「&」同一パテントファミリー文献

国際調査を完了した日

07.09.01

国際調査報告の発送日

18.09.01

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 小野田 誠

4 L

2933

電話番号 03-3581-1101 内線 3462